【摘要】随着半导体集成工艺的高速发展,晶体管的特征尺寸迅速的缩小,单个硅片上集成了越来越多的复杂功能电路。集成电路面临着时钟偏斜、时钟抖动、时钟功耗以及设计复杂度等一系列的问题。近年来,全局异步局部同步(globallyasynchronousandlocallysynchronous,GALS)作为一种新的设计方法成为片上系统的研究热点。异步片上网络的高可扩展性、高模块化、高并发性、时钟本地化等 […]

【摘要】在集成电路技术不断发展和市场应用需求的双重推动下,单芯片上集成的IP核数不断增多。传统基于共享总线设计在可扩展性、带宽、延迟、能耗和时钟同步等方面的局限性逐渐显露,难以满足复杂片上系统(SystemonChip,SoC)通信需求。片上网络采用分布式网络结构设计,克服总线互连的诸多局限性,有效解决复杂SoC的通信需求。如何实现片上IP核间的高效通信是片上系统中亟待解决的研究课题。本文主要针对 […]

【摘要】片上网络作为片上多核处理器提供了一种解决方案,解决了传统总线型结构处理器在功耗和数据吞吐率上的瓶颈,具有良好的扩展性和并行传输性。然而其复杂多样的拓扑结构、路由算法和众多配置参数构成了庞大的设计空间,为研究人员选择某种合适的模型带来了很大的困难,因而合适的片上网络模拟器能极大地简化建模难度,缩短建模时间。本文提出了一种改进的片上网络模拟器的设计方法并基于此方法实现了一个高速片上网络模拟器, […]

【摘要】摘要：当前高性能计算机正在迈向EFLOPS时代,高性能互连网络是高性能计算机中的重要基础设施,面临更多的设计挑战。随着芯片设计工艺技术的进步,尤其是串行传输技术的快速发展,高性能互连网络向高阶网络方向发展,单个交换芯片中集成的端口越来越多。高阶网络在减小网络直径,降低网络延迟,提高网络性能和可靠性,减小网络构建成本等方面较传统的低阶网络具有显著优势。高阶网络的核心是高阶路由器。当路由器中集 […]

【摘要】随着微电子技术的发展，片上系统(System-on-Chip，SoC)中集成的IP核数目不断增加。传统的SoC共享总线结构无法满足多IP体系的发展需要。研究者们借鉴计算机通信网络技术的思想，提出了一种新的片上互连结构——片上网络(Networks-on-Chip，NoC)。NoC在结构上实现了通信模块和计算模块的分离，具有良好的并行通信能力，解决了传统的SoC总线扩展性差，通信效率低和全局 […]

【摘要】作为Internet网络的核心设备，路由器对整个网络系统的性能起到了关键作用。一方面，随着大数据时代的到来，当前的路由器体系结构难以解决目前路由器所面临的容量、效率、扩展性和功耗等问题。另一方面，伴随着网络的快速发展，网络的安全性面临着巨大挑战，需要在路由器中快速发现网络进攻行为，保护网络数据安全。针对路由器在网络传输效率和数据安全两方面的需求，本文对路由器SoC（SystemonChip […]